基于March算法的存储器内建自测试电路能够获得很高的故障覆盖率,但在测试小规模的存储器时暴露出了面积相对比较大的缺点.针对大屏幕Timing Controller芯片"龙腾TC1"中4块640×18 bit SRAM"按地址递增顺序连续进行写操作"的工作特点,提出了一种新的存储器内建自测试方法.该方法按照地址递增顺序向存储器施加测试矢量,避免了直接采用March C算法所带来的冗余测试,简化了内建自测试电路,大大减少了由管子的数量和布线带来的面积开销,可达到March C+算法相同的"测试效果".
参考文献
| [1] | 杨士元.数字系统的故障诊断和可靠性设计[M].北京:清化大学出版社,2000:189-195. |
| [2] | Dekker R,Beenker F,Thijssen L.A realistic fault model and test algorithms for static random access memories[J].IEEE transaction on CAD,1990,9(6):567-572. |
| [3] | 岳帮辉,魏廷存,樊晓桠.手机用TFT-LCD驱动芯片内置SRAM的研究与设计[J].液晶与显示,2006,21(5):566-570. |
| [4] | Van de Goor.Using march test to test SRAMS[J].IEEE Design & Test of Computers,1993,10(1):821-824. |
| [5] | 雷绍充,邵志标,梁峰.VLSI测试与可测试性研究[M].北京:电子工业出版社,2005:430-461. |
| [6] | Wang W L,Lee K J,Wang J F.An on-chip march pat-tern generator for testing embedded memory cores[J].IEEE Transaction on VLSI Systems,2001,9(5):730-735. |
| [7] | Wang W L,Lee K J.A programmable data background generator for march based memory testing[C]//IEEE Proceedings of Asia-Pacific Conference on ASIC,Malaysia:IEEE,2002:347-350. |
| [8] | 冯国臣,沈绪榜,刘春燕.基于March X算法的SRAM BIST设计[J].微电子学与计算机,2005,22(12):30-33. |
上一张
下一张
上一张
下一张
计量
- 下载量()
- 访问量()
文章评分
- 您的评分：
-
10%
-
20%
-
30%
-
40%
-
50%