CMOS/SOI4kb静态随机存储器

功能材料与器件学报 , 2002, 8(2): 165-169. doi: 10.3969/j.issn.1007-4252.2002.02.015

CMOS/SOI4kb静态随机存储器

刘新宇 ^1, , 孙海峰 ^2, , 刘洪民 ^3, , 韩郑生 ^4, , 海潮和 ^5,

1.中国科学院微电子中心,北京100029

2.中国科学院微电子中心,北京100029

3.中国科学院微电子中心,北京100029

4.中国科学院微电子中心,北京100029

5.中国科学院微电子中心,北京100029

关键词： ATD电路 , DWL技术 , 抗辐照工艺

CMOS/SOI 4kb SRAM

对一种CMOS/SOI4kb静态随机存储器进行了研究,其电路采用1k×4的并行结构体系.为了提高电路的速度和降低功耗,采用地址转换监控Address-Translate-Detector(ATD)、两级字线Double-Word-Line(DWL)和新型的两级灵敏放大等技术,其地址取数时间为30ns,最小动态工作电流为30mA(工作电压5V,工作频率2MHz),静态维持电流为1mA.CMOS/SOI4kb静态随机存储器采用1.2μm单层多晶、双层金属的SOICMOS抗辐照工艺技术,其六管存储单元尺寸较小:12.8μm×8.4μm,芯片尺寸为:3.6mm×3.84mm.

参考文献

[1]	Colinge J P.Silicon- On- Insulator Technology : materials to VLSI[M].Boston : Kluwer Academic piblishers,1991
[2]	Takaysu;Isobe mitsuo .A low power 46ns 256k bit CMOS static RAM with Dynamic Double word line[J].IEEE Journal of Solid-State Circuits,1984,SC19(05):578-584.
[3]	Barnes J;DE Jesus A L .Circuit techniques for a 25ns 16K× 1 SRAM using Address- Transition Detection[J].IEEE Journal of Solid-State Circuits,1984,SC19(04):455-461.

上一张下一张

计量

下载量()
访问量()

作者相关

文章评分

您的评分：
1

0%
2

0%
3

0%
4

0%
5

0%

材料期刊网

CMOS/SOI4kb静态随机存储器

CMOS/SOI 4kb SRAM

参考文献