聂颖
,
任楚苏
,
周仕明
,
时钟
,
阎文盛
,
桑海
功能材料
doi:10.3969/j.issn.1001-9731.2014.22.021
在室温下用超高真空磁控溅射系统制备了一系列的Pt(4.0 nm)/[Co(0.5 nm)/Pt(0.3 nm)]3-FeMn(tAF nm)多层膜样品,研究了反铁磁层厚度对于易轴垂直于样品表面的Co/Pt/FeMn多层膜磁性质的影响。在室温下利用样品的剩磁进行了 X 射线磁圆二色测量(XMCD),结果表明在铁磁/反铁磁界面有反铁磁层铁锰的净磁矩,这些净磁矩仅来自于铁元素。铁的磁矩倾向于垂直于膜面排列。磁测量结果表明,随着铁锰层厚度的增加,交换偏置场H EB 增加直到饱和,而HC 先增加,然后轻微减少,在tAF>7.5 nm 以后,H EB 和H C 都几乎不变了。没有观察到磁锻炼效应。
关键词:
垂直各向异性
,
交换偏置
,
净磁矩
,
多层膜
詹琰
,
王永生
,
赵建龙
,
夏冠群
,
孙晓玮
,
范恒
功能材料与器件学报
doi:10.3969/j.issn.1007-4252.2001.01.021
对光纤通信用定时恢复判决电路进行了研究,设计了由1μm耗尽型GaAs金属－半导体势垒场效应晶体管(MESFET)器件构成的判决电路和时钟提取电路。判决电路的基本单元为源耦合场效应晶体管逻辑(SCFL)电路,时钟提取电路由预处理器和锁相环构成。模拟分析表明,时钟提取电路可从输入信号中提取判决电路所需的时钟脉冲,频率达2.5GHz,判决电路可对输入信号进行正确的“0”、“1”判决,并经时钟抽样后,输出正确的数字信号,传输速率达2.5Gbit/s。实测电路可正确判决,时钟抽样后,输出正确的数字信号,传输速率达2.5Gbit/s。
关键词:
GaAs
,
MESFET
,
判决电路
,
时钟提取电路
刘彪
,
王建立
,
吕耀文
,
曹景太
液晶与显示
doi:10.3788/YJYXS20153002.0269
为了 Camera Link 摄像机的小型化和集成化，设计并实现了基于 FPGA 的 Camera Link 接口的编码输出功能。输出编码分为3个步骤：首先，完成图像像素数据到 Camera Link PORT 的映射；其次，根据 DS90CR287的数据编码要求对 PORT 数据和同步时钟信号进行编码；最后，通过 FIFO 和并串转换功能模块完成图像数据和时钟编码信号的 LVDS信号输出。使用 ModelSim 软件，对像素时钟为40 MHz 的 BASE 模式进行了仿真，同时在实物实验中，完成了像素时钟为40 MHz 的 FULL 模式的实验，通过以上两方面实验验证了设计的 Camera Link 输出编码方案的正确性和可行性。提出的编码方案稳定可靠，可以应用于不同模式下的 Camera Link 编码输出，具有很高的灵活性和应用价值。
关键词:
输出编码
,
Camera Link
,
FPGA
,
摄像机
蔡希昌
,
翟林培
,
周九飞
,
王德江
液晶与显示
doi:10.3969/j.issn.1007-2780.2008.03.009
针对实际应用中许多相机输出的图像数据格式不符合XGA标准,无法直接进行显示,介绍了一种对该类图像进行标准XGA格式转化的显示控制器.在分析计算的基础上实现对相机的合理控制,使相机的输出行频与XGA标准一致.对于CCD的输出数据通过采用缓冲和时钟切换的技术方法将其转化为符合VGA时序的图像数据.按照VGA标准时序将图像数据输出,从而实现XGA显示.该显示控制器基于FPGA实现,其关键技术在于利用FPGA内部的FIFO实现CCD数据的二级缓冲和时钟变换.一级缓冲为大容量双时钟FIFO,实现时钟的切换和数据的深度缓冲;二级缓冲为单时钟FIFO,其容量为1行,作为行显示缓冲区.该显示控制器同时利用FPGA实现XGA所需的行场同步信号及控制CCD的外行同步信号.文中的非XGA标准图像显示控制器具有实现灵活,时序稳定的优点,可作为其他相类似图像显示的参考.
关键词:
XGA
,
显示控制器
,
FIFO
,
行场同步
,
外加行同步
程瑶
,
鲁进
,
孟丽娅
液晶与显示
doi:10.3788/YJYXS20132805.0788
红外图像传感器成像仿真系统是基于虚拟仪器技术开发的PC-DAQ系统.系统硬件平台由驱动电路模块、BNC-2110接线盒、PCI-6115采集卡以及PC计算机构成.利用驱动电路模块产生的外部时钟信号作为图像采集的控制信号,控制图像采集的时序.通过软件编程将外部时钟信号作为采集的触发以及采集的采样时钟.红外图像传感器输出的串行电压信号采集到计算机中后,将其变换成空间分布的二维图像信号,通过灰度映射后在软件平台上显示出图像.通过联调成像实验验证了系统的可行性,该系统可以让开发人员直观观察传感器真实的成像效果,对器件的修改及设计有重要的参考价值.
关键词:
红外图像传感器
,
成像仿真系统
,
虚拟仪器
李娜
,
丁亚林
,
冷雪
,
周九飞
,
郑飞
液晶与显示
doi:10.3969/j.issn.1007-2780.2009.06.031
为降低某线阵CCD相机因屡次调试而被损坏的风险,对相机的特性和时序进行了分析,设计了一种基于现场可编程门阵列(FPGA)的CCD相机模拟器.整个系统以FPGA作为核心器件,在FPGA内部开辟一片ROM,里面存放一幅标准图像的灰度值,在像素时钟的下降沿输出灰度值,并对像素时钟进行计数,产生外加行同步信号和行有效信号.仿真结果显示,此线阵CCD相机模拟器模拟过程符合实际相机的输出时序要求.模拟器的设计缩短了工程上的调试时间,为后期的采集和存储等处理提供了保证.
关键词:
CCD
,
LVDS
,
FPGA
,
模拟器
马先林
,
陈钟鸣
,
王竞
,
杨念钊
,
郭雪峰
量子电子学报
doi:10.3969/j.issn.1007-5461.2003.05.022
随着电源电压的不断降低和芯片面积的不断减小,电荷泵的效率已成为MOS电荷泵电路设计过程中最为人们关心的问题之一.由于传统的Dickson MOS电荷泵在每个传输管上都有阈值电压的损失,使得它的效率很低.为了解决这一问题,各种电荷泵电路在不断地出现.四相位MOS电荷泵电路自发明以来,得到了广泛的应用,但是它需要产生四个时钟,增大了面积;更为重要的是,由于四相位电荷泵要求在一个周期内提供四个互不重叠的高电平,从而限制了时钟频率的提高.本文在四相位电荷泵的基础上,提出了一种新型的二相位的电荷泵电路,解决了提高效率和增加芯片面积以及时钟频率提升的矛盾.
关键词:
MOSFET
,
电荷
,
电荷泵
,
效率
李雅静
,
郑宏兴
,
周锎
,
李雅琴
液晶与显示
doi:10.3969/j.issn.1007-2780.2007.06.019
介绍了一种可编程的平板显示时序控制器的设计.它可以在视频信号源同步信号和外部时钟信号的控制下,根据平板显示器件的分辨率、场刷新频率、数据驱动电路结构等具体条件输出不同频率的时钟、行场同步信号和其他辅助信号.它主要包括两个串行控制总线接口、锁相频率合成器、扫描时序状态寄存器和扫描时序发生电路4部分.锁相频率合成器的设计采用了内、外两分频器的结构,可以合成多种时钟频率,从而满足平板显示器640×480、800×600、1 024×768、1 280×1 024、1 600×1 200、1 920×1 080和1 280×720七种频率分辨率,50 Hz、60 Hz、75 Hz、85 Hz和100 Hz五种场刷新频率,双通道和四通道两种数据电路驱动结构的需要.
关键词:
平板显示器
,
锁相频率合成器
,
可编程
刘杰
,
程松华
,
吴韦建
,
张永栋
液晶与显示
doi:10.3788/YJYXS20132804.0598
利用输入宏单元块设计了LVDS信号转换为CMOS信号的LVDS信号接收器.分析了终端电阻的作用,说明了两种终端电阻使用方法,并重点分析了FPGA内嵌电阻的原理和使用方法.利用DDR技术,研究了3.5倍频的时钟处理7倍频数据的方法,降低了数据的频率；利用数据缓冲器,设计了一种串并转换器.分析了数据对齐的方法和OpenLDI支持的两种信号映射格式；利用数据分配器,通过不同的选择,输出符合两种标准的数据映射格式的数据.结合Xilinx公司的FPGA的时钟处理宏单元块的特点,研究了时钟恢复的方法.利用了周期约束、特定约束、区域约束等约束方法提高程序的可靠性.为了提高整体电路板信号的完整性和降低PCB布局的复杂性,研究了LVDS倒相的方法.
关键词:
开放式LVDS显示接口
,
LVDS
,
FPGA
,
Verilog HDL
