唐斌
液晶与显示
doi:10.3788/YJYXS20142904.0575
介绍一种基于FPGA和SDRAM的双端口的视频缓冲器设计方法.使用小容量的同步FIFO和异步FIFO串联构成用户接口,采用分块方式读写单块存储器SDRAM,采用混合算法合理仲裁读、写和刷新请求,实现单路视频数据的实时采集和输出.本系统设计简单,调试方便.只需适当地改变数据块的长度和FIFO的容量就可以应用于其他的视频处理系统.仿真测试结果表明:SDRAM时钟频率工作在71 MHz下可以确保视频流的流畅性.而且通过改变FIFO的相关参数,还可以继续提高SDRAM的实际带宽.本设计还具有一定的灵活性.
关键词:
FPGA
,
FIFO
,
SDRAM控制器
,
仲裁器
薛家祥
,
黄泽林
,
沈栋
,
陈晓仕
液晶与显示
doi:10.3788/YJYXS20132806.0877
针对TFT-LCD驱动中常用SDRAM控制器的不足,在FPGA器件上设计了SDRAM控制器的仲裁器;仲裁器根据TFT-LCD驱动的特点分配SDRAM控制器使用权,实现了在TFT-LCD正常显示的同时外部设备可在任意时刻连续地向SDRAM写入数据,而不出现数据丢失或者错误的现象.文章从FIFO深度、SDRAM突发长度和不同模块时钟频率等方面考虑,介绍了仲裁器的设计方法,给出了仲裁器各项参数值的设计公式.实验结果表明设计的有效性.
关键词:
TFT-LCD驱动
,
SDRAM控制器
,
仲裁器