李永平
,
田强
,
牛智川
量子电子学报
doi:10.3969/j.issn.1007-5461.2005.06.018
利用深能级瞬态谱(DLTS)技术研究了Si夹层和GaAs层不同生长温度对GaAs/AlAs异质结晶体品质的影响.发现Si夹层的引入并没有引起明显深能级缺陷,而不同温度下生长的GaAs/Si/AlAs异质结随着温度的降低,深能级缺陷明显增加,并进行了分析,得到深能级是由Ga空位引起的,在600℃时生长的晶体质量最佳.
关键词:
光电子学
,
深能级瞬态谱
,
深能级缺陷
,
Si夹层
,
GaAs/AlAs异质结
李刚
,
桑文斌
,
闵嘉华
,
钱永彪
,
施朱斌
,
戴灵恩
,
赵岳
无机材料学报
doi:10.3321/j.issn:1000-324X.2008.05.037
利用低压垂直布里奇曼法制备了不同In掺杂量的CdZnTe晶体样品,采用低温光致发光谱(PL)、深能级瞬态谱(DLTS)以及霍尔测试等手段研究了In掺杂CdZnTe晶体中的主要缺陷能级及其可能存在的补偿机制.PL测试结果表明,在In掺杂样品中,In原子占据了晶体中原有的Cd空位,形成了能级位于Ec-18meV的替代浅施主缺陷[In+Cd],同时[In+Cd]还与[v2-Cd]形成了能级位于Ev+163meV的复合缺陷[(In+Cd-V2-Cd)-].DLTS 分析表明,掺In样品中存在导带以下约0.74eV的深能级电子陷阱能级,这个能级很可能是Te反位[Tecd]施主缺陷造成的.由此,In掺杂CdZnTe晶体的电学性质是In掺杂施主缺陷、Te反位深能级施主缺陷与本征受主缺陷Cd空位和残余受主杂质缺陷补偿的综合结果.
关键词:
碲锌镉
,
低温PL
,
深能级瞬态谱
,
缺陷能级
